### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03152624 A

(43) Date of publication of application: 28 . 06 . 91

(51) Int. CI G06F 7/50 G06F 9/34

(21) Application number: 01291799

(22) Date of filing: 09 . 11 . 89

(71) Applicant:

RICOH CO LTD

(72) Inventor:

YASUI TAKASHI YOSHIOKA KEIICHI YAMAURA SHINICHI

### (54) CENTRAL ARITHMETIC PROCESSOR


### (57) Abstract:

PURPOSE: To shorten the processing cycle of a central arithmetic processor without loosing the parallel arithmetic performance by adding a carry signal produced from an arithmetic process of a data arithmetic unit to the number of adders to be added via an increment device in order to obtain the address data.

register/indirect CONSTITUTION: In the displacement, an arithmetic and logic unit ALU 19 calculates the 8-bit displacement and the lower 8 bits of the data on a register W2. Then the carry signal obtained from the calculation is selected by a carry selection circuit 25. The circuit 25 sends the carry signal to a B increment/decrement device 52. On the other hand, the high-order data, etc., are transferred to the device 52 and a C increment/decrement device 53. Then the A-C increment devices 51-53 work after deciding the increment or the decrement of a constant 0 based on the code extension value. In a register indirect 16-bit displacement, the arithmetic result is supplied to a carry selection B circuit 26 and then sent to the device 53. Thus the addresses are calculated by the ALU 19 and the devices 51-53. Then the processing cycle is

shortened while maintaining the parallel arithmetic performance.

COPYRIGHT: (C)1991,JPO&Japio



⑩ 日本国特許庁(JP)

①特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平3-152624

Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)6月28日

G 06 F 7/50

EZ

7056-5B 7056-5B

9/34

7927-5B G 06 F

3 1 0

9/36

審査請求 未請求 請求項の数 1 (全12頁)

60発明の名称

20代 理 人

中央演算処理装置

**②持** 顧 平1-291799

頤 平1(1989)11月9日 四出

井 個発 明 老 安

逄

東京都大田区中馬込1丁目3番6号 株式会社リコー内 東京都大田区中馬込1丁目3番6号 株式会社リコー内

個発 明

岡 圭

東京都大田区中馬込1丁目3番6号 株式会社リコー内

浦 明 者 個発 Ш

東京都大田区中馬込1丁目3番6号

勿出 願 株式会社リコー 人 弁理士 青 山

外1名

1. 発明の名称

中央演算処理装置

- 2. 特許請求の範囲
- (1) アドレスのピット数を複数に分割したピッ ト数を処理し、供給される複数の定数のいずれか 一つを被増加数に加算しアドレスデータを作成す る複数の増加器と、

少なくとも一つのレジスタと、

上記レジスタが送出する、アドレスのピット数 より少ないピット数からなるデータに基づき演算 を行う一つのALUと、

上記ALUの演算結果で桁上げ信号が発生した 場合にはこの桁上げ信号を上記増加器に送出する キャリー信号選択手段と、を備えたことを特徴と する中央演算処理装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、中央資算処理装置に関する。

[従来の技術とその課題]

中央演算処理装置においてデータの演算処理を 実行する既に必要なアドレス信号を発生する方法 として、データ演算用のALUとは独立して設け られるフルアダーにて模皮されアドレス信号のみ を発生するアドレス計算ユニットを設ける方法と、 データの演算とアドレス信号の発生との両方をと もに行う一つのALUを設ける方法とがある。

前者のアドレス計算ユニットを設ける方法にお いては、ALUとアドレス計算ユニットとを別々 に設けなければならず、ハードウエアが大きくな るという問題点がある。一方、後者の一つのAL ひを設ける方法においては、データ演算とアドレ ス計算とを行うためそれぞれの資算を別々に行う ことができず並列性がなくなり、演算に要する処 理サイクルが多くなるという問題点がある。

本発明はこのような問題点を解決するためにな されたもので、ハードウエアが大きくならず、か つ演算の並列性を損なわない中央演算処理装置を 提供することを目的とする。

【課題を解決するための手段】

本発明は、アドレスのピット数も複数に分割したビット数を処理し、供給される複数の定数のいずれか一つを被増加数に加算しアドレスデータを 作成する複数の増加数と、

少なくとも一つのレジスタと、

上記レジスタが送出する、アドレスのビット数 より少ないビット数からなるデータに基づき演算 を行う一つのALUと、

上記ALUの演算結果で桁上げ信号が発生した 場合にはこの桁上げ信号を上記増加器に送出する キャリー信号選択手段と、を備えたことを特徴と する。

#### [作用]

キャリー信号選択手段は、ALUにおける演算 処理にてキャリー信号が発生した場合にはこのキャ リー信号を増加器に送出し、増加器は被加算数に キャリーデータを加算しアドレスデータを発生す る。このようにALUと増加器とによりアドレス データを発生することは、ALU単体でアドレス データを発生する場合に比べ並列性を失わず処理

を用いており、パンクアドレスとしては、基本的にデータパンクレジスタ(以下DBRと記す(8ビット))が出力され、従って、64Kパイトリニアで258パンクを用いて、16Mパイトのアクセスを可能にしている。

尚、パンタアドレスとしてのDBRの出力につ いては後述のM1.M0フラグにて説明する。

また、複数の汎用レジスタ(W0~W3:16ビット)があり、特に、W0.W1の両レジスタは8ビットごとに分別され、8ビットレジスタR0.R1,R2,R3として使用することもできる。

故に、本CPUでは、被算のデータサイズとして8ビット、16ビットの両方のサイズのデータを命令により区別して扱うことが可能である。

さらに、スタック空間としては、スタックポインタレジスタ(以下SPと配す)として16ビットレジスタを用意しており、リニアに64Kパイトのアクセスをおこなう。ただし、パンクアドレスは、"00°hに固定されている。

そして、プログラムステイタスレジスタ(以下

サイクルを短くするように作用し、又、アドレス データ計算用のALUを有する必要がないことよ りハードウェアが小さくなるように作用している。 【実施例】

まず、本発明の中央演算処理装置における一実 進例における構成の概略を第3図ないし第5図a、 b.cを参照し以下に説明する。

第4回は、プログラミングモデルであり、本中 央演算処理装置(以下CPUと称す)の基本語長は 8ビットである。

アドレス型間は、プログラムをアクセスする際、プログラムカウンタ(以下PCと配す)は24ビット(PBC、PCH、PCL)を有しており、リニアアドレスで16Mパイトをアクセス可能としている。尚、PBCとはプログラム・パンク・カウンタレジスタ(以下PBCと配す)、PCHとはプログラム・カウンタレジスタレ(以下PCHと記す)、PCLとはプログラム・カウンタレジスタレ(以下PCLと記す)である。

一方、データをアクセスする時は、パンク方式

PSRと記す)は現在のCPUの動作状態を示しており、具体的には、N,V,Z,Cの各フラグは、 演算の結果により変化し、「フラグは、割り込み 要求の受付けの可否を示し、Dフラグは、加減算 命令の結果の補正に関し、D=1ならば、加減算 命令の実行結果は自動的に10強補正される。

M1,M0フラグは、データ空間をアクセスする際、出力されるパンクアドレスの選択を可能にするフラグである。従って、M1.M0フラグを任意の値に数定(このCPUでは命令で更新する)する事により、データアクセスの際に、出力されるパンクアドレスをDBR値、"00"h等の定数の何れかを選択して出力し様々なメモリのアプリケーションに対応させる。

ファーストページレジスタ(以下FPRと配す) はデータアクセス時のアドレス・ポインタとなる レジスタで、ファースト・ダイレクトと呼ぶアド レッシング・モードで使用される。 尚、アドレッ シングとは、データの格納先のアドレスを指定す ることをいう。 このアドレッシング・モードではオペランド・データとして8ビットのデータのみをフェッチしてそのデータを実効アドレスのロー(ビット7~ビット0)とし、ハイ(ビット15~ビット8)をFPRの内容とするアドレッシングモードにおいて有効となるレジスタである。

ただしこのときも、出力されるパンクアドレスは、Ml.MOのフラグ状態に従う。

このアドレッシング・モードは、オペランドデータをしパイトのみフェッチするだけなので、向ーページアドレス内(アドレスのビット 15~ビット 8が一定値)の高速なデータのアクセスが可能となる。

第5回aないし第5回cは、本CPUの命令形式 について示したものであり、このCPUは基本語 長は、前述のように8ピットであり、オペコード の前にプリパイトと呼ばれる命令拡張用の1パイ トデータをフェッチする形式をとる。

基本的にプリパイト・データは、アドレッシング・モードに係る情報を有し、オペコードが実行

することで実効アドレスを発生するアドレッシン グのことを示す。

このアドレッシング・モードが使用される豚、もし形式2のようなオペランドデータの配置形式を取れば、ディスプレースメントのオペランドデータをフェッチした後、突効アドレスを計算するために、時間を要し、オペランドのディスプレースメント・データのフェッチの後、複数のアイドルサイクルが存在することになる。

しかし、形式3の配置をこのとを用いて、ブリ パイトとオペコードの間にディスプレースメント データを配置すれば、実効アドレス発生のための 計算をオペコードのフェッチサイクルに重復して 行なう事ができ、無駄なアイドルサイクルの発生 を防ぐ。

第3回は、プロックレベルの構成図であり、本 CPUは主に制御部1と演算部2の2つの機能部 に大別される。

初めに、制御部lであるがここは、命令の実行 を制御する機能を持っている。 すべき命令の内容を持っている。

但し、命令の使用額度が高いものについては、 命令コード長と実行時間の短縮を関るため、「形 式し」に示すように、短縮命令と呼ぶプリパイト の無いオペコード内にアドレッシング及び命令の 内容を含んだ命令を用意する。

さらに、オペランドデータは2種類の配置形式 をもっている。第5回bに示す「形式2」は、プリ パイトの次にオペコードを配置し、その後にオペ ランドデータを配する形式であり、「形式3」はプ リバイトとオペコードの間にもオペランドデータ を配置する。

特に、形式3のプリバイトとオペコードの間の オペランドデータは、ディスプレースメント付ア ドレッシングで使用される。

ここでいうディスプレースメント付アドレッシングとは、データのアクセスのための実効アドレスの発生時に、内部レジスタデータにオペランドでフェッチされたデータもしくは、オペランドで指定されたレジスタの値をオフセットとして加算

助作としては、命令の実行に際し、外部からデータパス(D7~D0)を介して、D1L15に入力された命令コードは、プリパイト1R3或いはオペコード1R4の各インストラクションレジスタに格納され次の命令が発生するまで保持される。

そして、これらのインストラクションレジスタ の複数の出力5.6と命令シーケンスのタイミン グを制御するTCU7の出力がAND-ORのP LAで構成された命令デコード回路8.9.10, 11に入力され、命令とタイミングに応じたデコード結果13を出力する。

さらにそのデコード結果は、EC112という インターフェース回路を介して、演算部2に対し てタイミングを駐走て演算部2を制御すべき複数 の制御信号14を発生する。

但し、本CPUにおいて、PLAの構成は、ANDプレーンをプリバイト用(構成部分8)と、オペコード用(構成部分10)の2種類もち、ORブレーン9、11を共有した形をとる。

これは、先の命令形式でも配迹した様に、ブリ

# 特閣平3-152624(4)

パイト部は、アドレッシングモードの情報を有し、 オペコード部が命令のオペレーション内容を含む ため、PLA上でも機能的に、分類することでデ コードの容易化と冗長性を辞除し、機能別(プリ パイトかオペコード)で最小のPLA(特に、AN Dブレーン)を実現させている。

そして、この2分割されたPLAのANDプレーン8、10は、インタラブト制御2 Iからの入力信号24により、ANDプレーンの両方を動作状態にするか、一方ANDプレーン10を非動作状態にせしめることもできる。ここで割り込みのシーケンスの制御コードは、全て、ブリバイト側のANDプレーン8にコードが割り付けられており、割り込みの処理時にオペコード側のANDプレーン10は非動作状態にある。

演算部2は、上配の制御信号にしたがって、資 算やCPU外部とのデータのアクセスを行なう。 内部パスとしては、基本的にMB,DB,SBの

3種類8ピットパスを有し、各級能部とのデータ

のやりとりを行なう。

具体的にはACU部は、8ビット毎にINC/ DECという増減機能があり、ABL,ABH。S Bという内部パス(各8ビット)からのデータを" 00"h,"01"h."02"hで選択的に増減する。

INC/DECで演算された結果は、CALL、CALH、CALBのラッチに選択的に格納され、AOBL、AOBH、AOBBのアドレス・パッファを介して出力される。

ここで選択的というのは、演算結果が常にラッチされるのではなく、アドレス演算時のみラッチして、データ演算時にはラッチされない場合があることを意味する。

しかし、RLT2 35は、INC/DEC: B演算時は常に結果をラッチするデータラッチで ある。

ACU部には、割り込み発生時に強制的に割り 込みベクタを発生するVECL、VECH、VEC B(ベクタアドレス発生回路)や、INC/DEC を介さずにDBパスデータを直接アドレスとして 出力するBSも配置されている。 機能としては、上述のプログラミングモデルで 示したレジスタ群や、データや実効アドレスの旗 算を行なう8ピットALUI9や、シフト旗算を 行なう8ピットのシフタ20、アドレス生成を主 に行なうACU13がある。

ALU19は、MB入力側に1C27をもち、 1C27は、MBパスから入力される信号を、スルーするか、反転したり、"00"h等の定数データを発生してALU19での演算を補助する。

さらにDフラグの機能を実現するための10週 補正回路もALU19は含んでいる。

そして内部パス(MB)のデータのゼロを検出するZDT17や分岐命令での分岐条件成立の有無をPSRの状態から検出するBRDT18もある。

特にアドレス生成を主に行なうACU部に関しては、8ビット単位に、機能が分離されそれぞれ はキャリーが伝教する構成となっていて、最大2 4ビットのアドレス演算を行なう。ここでは、ア ドレスの演算のみならずデータの演算も可能であ

本CPUにおいて、実効アドレスの生皮は、特に分較やディスプレースメント付のアドレッシングにおいてAUとACUの両方を使用して資算しており、CSB.CSH25.26は、その際に使用される。

つまり、ALUI9からの演算結果によるキャリーやポローをACUの演算に反映させるためのキャリーのセレクタとしての機能をCSB.CS H25、28が持っている。

尚、INC/DECからラッチされた演算結果 は、SB.ABH.ABLのパスを介してPC.D BR.TR.ADH.ADLのレジスタデータを選 択的に更新する。

その他の機能としては、CPUのクロックの制 例をつかさどる、クロック発生器22や、周辺システムにCPUの動作状態を知らせる複数の信号 を発生するシステム制御23がある。

さらに、インストラクション・プレデコーダ3 3は、命令コードのプリデコードを行い短縮命令 の識別や、プリバイト付でオペコードと不当な組 合せ(以下不当命令と称す)の選別などを行なう。 以下に、木CPUの演算部2の各機能部につい て説明を行なう。

### 〇 汎用レジスタ

演算,転送時にデータを提供したり、演算,転送 後の結果を格納する第3図及び第4図に示す汎用 レジスタ群である。

W 0.W 1については、8ビットずつに分けて R 0.R 2.R 1.R 3の8ビットレジスタとして も命令で区別して使用することができるので、本 C P Uでは 1 6ビットのみならず、8ビットのデ ータを扱うことができる。

W 2.W 3 は、データアクセスの際のポインタ としてアドレッシングモードで指定すれば使用す ることもできる。

汎用レジスタ群の各レジスタは、ラッチ(セット、リセットなし)で構成され、内部パスに対し、 以下の接続関係を有する。

基本的に、MBパスから入力されデータをラッ チレ、DB或いはMBのパスにラッチされたデー

基本的に、MBパスから入力されデータをラッチし、DBのパスにラッチされたデータを、出力 ナエ

FPR → WBから入力 。 DBへ出力

# O IC(ALUに関する入力制御)

第3図に示した!C27(8ビット)は、MBバスからALU!9に入力されるデータを制御する。 最能的には、以下の機能を有する。

- l. WBパスデータ →ALUに入力
- 2. MBバスデータの反転→ALUに入力

3. "00"hの定数 →ALUに入力

· (MBパスデータは無視する。)

4. "01"hの定数 → ALUに入力

(MBパスデータは無視する。)

5. "02"hの定数 →ALUに入力

·(NBパスデータは無視する。)

6. "03"hの定数 →ALUに入力

(WBパスデータは無視する。)

### ○ ALU(演算論理素子)

第3図に示したALU19(8ピット)は、DB

タを出力する。

R 2 レジスタのみ、除算命令を実行する際のため、入力にDBパスを選択可能とする。

RO(WOL)→MBから入力。

DB あるいはMBへ出

R2(WOH)―NBあるいはDBから入力、DBあるいはMBへ 出力

R1(W1L)→NBから入力。

DBあるいはMBへ出力

R3(W1H)→NBから入力。

DBあるいはMBへ出力 DBあるいはMBへ出力

₩2L 一WBから入力、

•

972H 一¥Bから入力。

DBあるいは細へ出力

W3L →WBから入力,

DBあるいはMBへ出力

W3H 一NBから入力。

DBあるいはWBへ出力

O FPR(ファーストページレジスタ)

第3回及び第4回に示したFPRは、前述のファースト・ダイレクト・アドレッシングと呼ぶアドレッシングモードで使用される。

FPRは、ラッチ(セット、リセットなし)で構成され、内部パスに対し、以下の接続関係を有する。

バスデータと1Cからの各8ピットの入力により 演算を実施する。

機能的には、AND(論理視)、OR(論理和)、 EXOR(辨他的論理和)、SUM(加算)がある。 また、PSR中のDフラグの設定により(D= 1 ならば)、加算及び被算を同一演算サイクル内 で10 適補正する回路も会む。

さらに、SUMの結果、キャリー・ポロー発生、 オーパーフローが発生の検出及びキャリー・ポロ ー、オーパーフローをラッチする機能も具備する。 特に、キャリー結果は、ALUI9が次のSU Mを実行するまで保持されるものとする。(AN D.OR.EXORでは変化しない)

〇 ALUシフタ(族体験理案子シフタ)

第3図に示した、ALUシフタ28は、8ピットデータの1ピットシフトライトを実施するシフトレジスタで、主に衆算命令で使用される。

このシフトレジスタに入力されるデータは、A LUI9のSUM(加算)の結果であり、最上位ピットには、そのSUMの結果で発生したキャリーが 入力され、シフトの結果長下位より送出される l ピットデータは、ALUISのキャリーとして最 終的に保持される。

# O RLT(ALU 結果ラッチ)

第3図に示した、RLT29は、ALUI9の 演算結果を保持する8ビットラッチである。内部 パスに対しては以下の接続関係を有する。

RLT → DBあるいはMBへ出力 ただし、RLT2gのデータは、次のALU僚 算が実行されるまで内容は更新されない。

#### 0 271

第3図に示した、シフタ20はフリップ・フロップで構成され、データの1ピットシフトレフト。 シフトライト・ノーシフトのいずれかを制御信号 により選択的に実施する。

内部パスに対しては以下の接続関係を有する。 シフタ → KBから入力, MBへ出力

# O ZDT(ゼロ検出回路)

第3図に示したZDT17は、MBパスの状態 をモニタし、MBパスが全ピット"00"hならば、

第3図ACU部16に示した、AOBB.AO BH.AOBLはアドレス出力用のパッファであ り、各8ビットで計24ビット(BA7~BA0. A15~A0)のアドレスを出力する。

アドレス出力は、BEのローでハイ・インピー ダンス状態になる。

O VECB, VECH, VECL(ベクタアドレス発生器)

第3図ACU部i6に示した、VECB.VE CH.VECLは割り込み処理において、ベクタ アドレス(24ビット)を発生する。

O CALB.CALH.CALL(アドレス計算

第3図ACU部16に示した、CALB,CA LH,CALLはINC/DEC:B:H:Lの演算 の結果を選択的に格納するラッチであり、アドレス演算時のみラッチされる。

# O RLT2(結果ラッチ2)

第3図ACU部16に示した、RLT2はIN C/DEC:Bの演算の結果を常に格納するラッ \*0 0 "hの検出をしたことを示す信号を発生する ゼロ検出回路である。

特に、この信号はPSRレジスタ30中の2フラグに作用し、ALU19等の改算結果がRLT29より、MBバスに出力される時、結果の"0"hを検出して2フラグを"1"にセットする動作を促すために用いられる。

O PSR(プロセッサ・ステイタス・レジスタ) 第3因に示した、PSR30は、ラッチで構成 され内部パスに対しては以下の接続関係を有する。

PSR → MBから入力 . DBへ出力

機能としては、概要でも記述した様にPSRレジスタ30は現在のCPUの動作状態を示す。

# O BRDT(分岐検出回路)

第3国に示した、BRDT18は、PSR30に接続されており、分岐命令が発生した場合、PSR30の内容から分岐するか否かを判断する賃 安を発生する。

O AOBB.AOBH.AOBL(アドレス・出 カバマファ)

### チである。

O INC/DEC:B:H:L(インクリメント/ デクリメント・ユニット)

第3図ACU部16に示した1NC/DEC: B:H:Lはデータの増減を行なう。

各機能部は、8ビット単位で構成され、資算部 果で発生したキャリーは、それぞれの上位アドレス増減部(INC/DEC:LならINC/DEC: Hへ、INC/DEC:HならINC/DEC:B へ)に伝数され、結局24ビットのアドレス生成 を実現することになる。

但し、このINC/DEC:B:H:Lにデータ(各 8ビット)は、SB.ABH.ABLのデータパス(各 8ビット)を介して入力される。

各INC/DEC:B:H:Lは、このデータに ついて基本的に次の動作を選択的に行なう。

- 1.現状データの保持
- 2. "O 1 "hのインクリメントあるいはデクリ
- 3. "02"hのインクリメントあるいはデクリ

メント。

### O BS(パス セレクト)

第3図ACU部16に示した、BSは実効アドレスを発生する際、CPU外部から入力されたデータ(8ビット)をINC/DEC:Lを介することなく、DBパスから、直接AOBLに入力するためのデータの選択の機能を有する。

前記のファースト・ダイレクト・アドレッシングのような場合、実効アドレスのためのオペランドデータ(8ビット)をフェッチするサイクルの次に、すぐに実効アドレスを出力しなければならないが、この場合、INC/DEC:Lを介すれば遅低が生じる。

そこでこのBSを用いて、オペランドデータ(DIL)をDBパスに乗せ、BSで選択することにより、高速にAOBLを書き換えることができる。
OCSB.CSH(キャリーセレクタ)

第3図ACU部18に示した、CSB.CSH25、26はデータの検算時に、INC/DEC:B.INC/DEC:Hに入力されるキャリーが

### めて資算ができる。

一方、通常のプログラムカウンタのインクリメント動作の場合には、ACUI6のみを用いて、ALUI9は別のオペレーションのための演算を行なうことができる。

この時ALU19のキャリーは無視されACU L16から発生したキャリーがCSH25を介し てACUHに入力される。

O PBC,PCH,PCL(プログラム・カウンタ)

24ビットのプログラム・カウンタ・レジスタ である。

このレジスタのインクリメントは、INC/D EC:B:H:Lを用いて行なう。

内部パスに対しては以下の接続関係を有する。

PBD → SBから入力 、DBあるいはSBへ出力

PCH → ABHから入力、MBあるいはABHへ出力

PCL → ABLから入力、DBあるいはABLへ出力

O TR.ADH.ADL(テンポラリ・レジスタ)

INC/DECの下位例(INC/DEC:Hなら INC/DEC:L,INC/DEC:BならIN C/DEC:H)からか、あるいはALU19で発生されたキャリーにするかを選択する機能を有する

従って、このCPUでは実効アドレス発生の際のディスプレースメントデータの加算や、プログラム相対アドレスで分岐の際にアドレスの計算を行なうことは、ALUI9とACUI6を共用レで行なう。

例えば、24ビットデータに8ビットのディス プレースメントを加算して、実効アドレスを発生 するアドレッシングの場合、24ビットデータ中 のビット7~ビット0とディスプレースメントデ ータ(8ビット)の加算をALUI9で行ない、2 4ビットの残り(ビット23~ビット16)をAC U部18で傾算する。

ALUI9で加算の結果キャリーが発生した場合、このキャリーは、CSH25を介して、ACUHに入力され、ACUI6はこの桁上がりを含

各8ピットのテンポラリ・データラッチである。 CPU外部からは見えない。 演算結果を一時的に 格納する。

TR → DBあるいはSBから入力 、SBへ出力

ADH → MBあるいはABHから入力。ABHへ出力

ADL → DBあるいはABLから入力、ABLへ出力

O SPH, SPL(スタック・ポインタ・レジス

タ)

内部パスに対しては以下の接続関係を育する。 SPH →MBから入力 , MBあるいはDBへ出力 SPL →MBから入力 , DBへ出力

O DBR(データ・パンク・レジスタ)

8ビットのパンク・レジスタである。基本的に データアクセスの顔のパンクアドレスは、このレ ジスタ値が出力される。但し、PSR中にモード・ フラグ(M1,M0)の状態により、パンクアドレ ス値は変動する。

また、DBRは、SBパスを介して入力されて

おり、DBR値の増減にも任意に対応できる。 内部パスに対しては以下の接続関係を有する。 DBR → MBあるいはSBから入力、DBあるいはSBへ 出力

O DIL(データ入力ラッチ)

8ビットのラッチである。外部データは、この ラッチに入力される。

D1 L15は、制御部1に対しては命令コード を供給し、演算部2には、内部パス(DB,MB, SB)に対しデータを供給する。

CPU内部に対しては以下の接続関係を有する。 DIL → D7~D0から入力。 DB.MB.SBあるいは制 御部へ出力

O DOL(データ出力ラッチ)

8ビットのラッチである。外部に出力されるデータは、このラッチに入力される。

CPU内部に対しては以下の接続関係を有する。
DIL → DBあるいはIBから入力。D7~D0~出力
以下に、本CPUの制御部1の各機能部につい
で説明を行なう。

# 〇 システム制御

CPUの動作状態を知らせるための複数の信号 を発生する。

BSVT---ブロセッサ動作状態出力 (ペクタアドレス出力中を示す)

BSDA---プロセッサ動作状態出力 (データアクセスを示す)

BSPA---プロセッサ動作状態出力 (プログラムアクセスを示す)

BSOF---プログラム動作状態出力 . (命令フェッチを示す)

BSML---プロセッサ動作状態出力 (メモリロック状態を示す)

RWB.RB.WB---リードライト状態出力 BE---パスイネーブル入力

〇 インタラブト制御

CPUの割り込みを制御する。

RES ---リセット虧り込み入力

NMI ーーーノンマスカブル割り込み入力

1RO ---割り込み入力

○ インストラクション・ブレ・デコーダ 基本的に次の3つの機能部を有する。

1.PLAでのデコードではタイミング的に間 に合わない場合、プレデコーダで予めデコードし て制御信号を発生する。

[1サイクル命令の検出,外部制御信号の発生制 御,TCU7の制御等]

2. PLAコードの最小化のためデコードを補 助する。

[短縮命令の検出。命令で扱うデータサイズの検出等]

3. 不当命令,ソフトウェアインターラブト令 今の神出。

〇 クロック発生器

CPU内部用のクロックの発生。あるいは、外部システム用システム・クロックを発生する。

WAIT---プロセッサ停止入力 LSP ---パスサイクル変更用入力 CLK ---CPUクロック入力 S1.S2---システム・クロック出力

1 SE 0 ~ 3 - - - 割り込み(1 RO)選択入力 WAKE ---プロセッサ停止命令の解除入 力

- O TCU(タイミング制御ユニット) 命令実行の動作シーケンスを制御する。
- O ECI(イクスキュージョン制御インタフェ ース)

PLAの命令デコード結果を受け演算部2にタイミングを整えた制御信号を発生する機能を育す。

○ オペコードIR(パッファ)。 ブリバイトIR(インストラクション・レジス

命令を格納するインストラクションレジスタ。

フリバイト ANDプレーン,オペコードANDプレーン,ORプレーン

AND-ORで構成された命令デコード用PL .

以上概算したようなCPUにおいて、実行アドレスを計算する構成部分のみを第3回より抜き出し第1回に示す。 尚、第1回に示す構成部分の内、

第3図に構成部分に相当するものについては同じ 符号を付している。

本実施例のCPUは各メモリの実行アドレス計算をデータの演算実行用のALUを用いて、かつ 地球器を用いて行うが、実行アドレスを計算する 際、実行アドレスを構成する例えば24ビットの すべてを計算する必要はなく、本CPUでは、実行アドレスを生成する加算数と被加算数とのデータを8ピットずつ3分割し、ALUにてそれぞれの下位側よりアドレスを計算し下位側からの桁上がりが発生した場合にはそのキャリーを上位側の 地球器に送出し加減算を行い実行アドレスを生成する。

第1回において、レジスタ群50は、第3回に 示すFPR、RO、W2L、等の汎用レジスタで あり、このレジスタ群50の出力傾は、A増減器 51、B増減器52、C増減器53に接続される とともに、ALU19に接続される。

A増減器51の出力側は、ALU19より供給される信号とA増減器51より供給される信号と

タとW2あるいはW3レジスタのデータとに、オ ペランドデータとして8ビットあるいは16ビットのディスプレースメントを符号拡張したアドレ スが実行アドレスとなる。

ロングダイレクト・1 6 ピットレジスタディス ブレースメントでは、オペランドデータとしてブ ログラムから読んだ2 4 ピットのデータに、レジ スタW2あるいはW3のディスプレースメントデ ータを符号拡張して加えたアドレスが実行アドレ スとなる。

まず、レジスタ・インダイレクト・8ピットディスプレースメントでは、8ピットのディスプレースメントとレジスタW2のデータの下位8ピットをALU19で計算し、その結果におけるキャリー個子がキャリー選択A回路25に送出され、キャリー選択A回路25は、ALU19からのキャリー信号をB増減番52へ送出する。一方、B増減番52及びC増減器53には、それぞれレジスタW2の上位データ、DBRのデータが転送され、A、B、Cの各増減器51、52、53は、符号

のいずれかを選択するキャリー選択 A 回路 2 5 を 介して B 増減器 5 2 に接続される。 B 増減器 5 2 の出力側は、B 増減器 5 2 より供給される信号あ るいは A L U 1 9 より供給される信号のいずれか を選択するキャリー選択 B 回路 2 6 を介して C 増 減器 5 3 に接続される。

尚、A地族語51は、第3図に示すINC/DEC:Lに相当し、B地族語52はINC/DEC:Hに相当し、C地族語53はINC/DEC:Bに相当する。又、キャリー選択A回路25は第3図に示すCSHにであり、キャリー選択B回路26はCSBである。

このように構成される本実施例のCPUにおける動作を以下に説明する。

本CPUの機略にて説明したように、本CPU が有する3つのアドレッシングのアドレスの発生 方法を第2図aないし第2図cに示す。

レジスタ・インダイレクト・8 ピットまたは 1 6 ピットディスプレースメントでは、レジスタ群 5 0 内の複数のレジスタより読み出したDBRデー

拡張の値より定数 0 の増加か定数 0 の減少かを選択して動作を実行する。このとき、キャリー選択 B回路 2 6 は、B増減器 5 2 からのキャリー信号を選択する。そして、B増減器 5 2、C増減器 5 3 の増減結果とALU19の結果が、計算された実行アドレスとなる。さらに、I 6 ピットデータの場合には、もう1 パイトアクセスする必要があるので、上記の計算されたアドレスを増減器で定数 1 の増加をさせて貸むアドレスを得る。

次に、レジスタ・インダイレクト・16ビットディスプレースメントでは、16ビットディスプレースメントの下位8ビットとレジスタW2の下位8ビットをALU19にて計算し、その結果をA増被器51に送出し、さらにそのキャリー信号を使用して16ビットのディスプレースメントの上位8ビットとレジスタW2の上位8ビットをALU19にて計算する。その結果のキャリー信号がキャリー選択B回路26に供給され、キャリー選択B回路26に供給され、キャリー選択B回路26に供給され、キャリー選択B回路26に出し19からのキャリー信号をC増減器53に送出する。一方、C増減器53には、

# 特閒平3-152624 (10)

DBRのデータが転送され、増減器全体は符号拡張の値により定数0の増加か定数0の減少かを選択して動作を実行する。このとき、キャリー選択 A回路25は、A増減器51からのキャリー信号を選択する。そしてC増減器53の増減結果、ALU19の結果、A増減器51の増減結果が計算された実行アドレスとなる。

次に、ロングダイレクト・1 6 ビットレジスタ・ディスプレースメントの場合は、オペランドとレジスタの関係がレジスタ・インダイレクト・1 6 ビット・ディスプレースメントと入れ代わるだけであり、動作は同じである。

このようにALUI9とA、B、Cの各増減器 51、52、53にてアドレスを計算することで、 ALU単体で計算する場合に比べて演算の並列性 を失わず、演算処理サイクルを担くすることがで まる。

又、ALU及び増減器で計算することにより、 データ演算用のALUの他にアドレス計算専用の フルアダーを有する場合に比べてハードウエアを

19…ALU、25…キャリー選択A回路、 26…キャリー選択B回路、51…A増減器、 52…B増減器、53…C増減器。

特許出版人 株式会社 リコー 代理 人 弁理士 青山葆 外【名

小さくすることができる。


### [発明の効果]


以上詳述したように本発明によれば、僕算処理を行うALUにて険算処理の結果発生するキャリー信号を増加器にて被加算数に加算することでアドレスデータを得るようにしたことより、演算の並列性を失わず、処理サイクルを短くすることができ、又、アドレスデータ計算専用のALUが不要であるからCPUのハードウエアを小さくすることができる。


### 4. 図面の簡単な説明


第 | 図は本発明のCPUの構成部分の内、アドレス計算にかかる構成部分を示したブロック図、第 2 図aないし第 2 図cは本発明のCPUが有するアドレッシングのアドレスの発生方法を示す図、第 3 図は本発明のCPUの全体構成を示すブロック図、第 4 図は本発明のCPUのプログラミングモデル、第 5 図aないし第 5 図cは本発明のCPUの命令形式について示した図である。

第 1 図









【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成10年(1998)9月11日

【公開番号】特開平3-152624 [公開日] 平成3年(1991)6月28日 【年通号数】公開特許公報3-1527 【出願番号】特願平1-291799 【国際特許分類第6版】

G06F 9/34 7/50

(FI)

G06F 9/36 310 7/50 Ε Ζ 9/36 330 B

手続補正書

圓

转拧疗長官政 し事件の表示

平成01年特許展第2917-99号

事件との異な 特許出版人 名称 株式会社リコー

8. 代華人

平540 大田神大田市中央区域県1丁日3巻7号 IMPビル 市山神野事務所 電域(96)949-1261 PAX (98)949-1361

氏名 身理士 (6214) 育如 基本

白角(お黒甲宝森ホと同時)

5. 被巨の対象

明報書:「発明の詳細な説明」の提

6. 雑正の内容

### 明細書中、次の箇所を補正します。

### 発射の評価な意質の響

- (1) 第14頁第3行に「AU」とあるを「ALU」と補正する。
- (2) 第14頁第18行に「プレ」とあるを「プリ」と補正する。
- (3) 第14行第19行に「行い」とあるを「行ない」と補正する。
- (4) 第21頁第20行から第22頁第1行にかけて「ラッチ」とあるを、 「フリップフロップ」と植正する。
- (5) 第25頁第11行、両頁第13行、第26頁第9行、及び両頁 第18行に「レジスタ」とあるを「ラッチ」と雑正する。
- (8) 第25萬第16行に「PBD」とあるも「PBC」と領正する。
- (7) 第29頁第20行、及び第30頁第1行に「IRO」とあるを 「IRQ」と独正する。

· 141